PATENT ABSTRACTS OF JAPAN

(11)Publication number:

09-211022

(43)Date of publication of application: 15.08.1997

(51)Int.CI.

G01P 15/125

G01P 15/13 H01L 29/84

(21)Application number: 08-019192

(71)Applicant: DENSO CORP

(22)Date of filing:

05.02.1996

(72)Inventor: YAMAMOTO TOSHIMASA

AO KENICHI

TAKEUCHI YUKIHIRO

(54) SEMICONDUCTOR DYNAMIC VOLUME SENSOR AND ITS MANUFACTURE


(57)Abstract:

PROBLEM TO BE SOLVED: To suppress leak current to improve

reliability.

SOLUTION: Beam structures are placed at positions with predetermined distances on an upper face of a substrate and have movable electrodes. Fixed electrodes 9a to 9d and 11a to 11d are placed oppositely to sides of the movable electrodes, while lower electrodes are formed in a region opposite to the beam structures on the upper face of the substrate 1. A laminate comprising a lower layer insulator film, a conductive film and an upper layer insulator film is placed on the upper face of the substrate 1, a wiring pattern 22 of the fixed electrodes 9a to 9d and 11a to 11d is formed of the conductive film, and also the lower electrode is formed of the conductive film. The wiring pattern 22 and the fixed electrodes 9a, 9b, 11c, 11d are electrically connected through an opening 30 and an anchor 28a of the fixed electrodes 9a to 9d and 11a to 11d, while the lower

electrode and the beam structures are electrically connected through the opening on the upper layer insulator film and anchors of the beam



LEGAL STATUS

structures.

[Date of request for examination]

27.08.2001

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

3430771

[Date of registration]

23.05.2003

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office

【物件名】

甲第4号証

甲第 4 号証

(19)日本国特許庁(JP)

(12)公開特許公報 (A)

(11)特許出顧公開番号

特開平9-211022

(43)公開日 平成9年(1997)8月15日

 (51) Int. Cl. *
 際別記号
 庁内整理番号
 FI
 技術表示箇所

 G O 1 P
 15/125
 15/13

 H O 1 L
 29/84
 H O 1 L
 29/84
 Z

審査請求 未請求 請求項の数9 OL

(全21頁)

(21)出願番号

特顏平8-19192

(22)出願日

平成8年(1996)2月5日

(71)出願人 000004260

株式会社デンソー

愛知県刈谷市昭和町1丁目1番地

(72)発明者 山本 敏雅

愛知県刈谷市昭和町1丁目1番地 日本電装

株式会社内

(72)発明者 青 建一

愛知県刈谷市昭和町1丁目1番地 日本電装

株式会社内

(72) 発明者 竹内 幸裕

受知県刈谷市昭和町1丁目1番地 日本電装

株式会社内


(74)代理人 弁理士 恩田 博宜

(54) 【発明の名称】半導体力学量センサとその製造方法

(67) 【要約】

【課題】リーク電流を抑制して信頼性の高い半導体力学 量センサを提供する。

【解決手段】架構造体は基板1の上面において所定間隔を隔てた位置に配置され、可動電極を有する。固定電極9 a ~ 9 d, 11 a ~ 11 d は可動電極の側面に対向して配置され、基板1の上面部における架構造体と対向する領域に下部電極が形成されている。基板1の上面部に、下層側絶縁体障膜と導電性障膜と上層側絶縁体障膜との積層体が配置され、導電性障膜により固定電極の配線パターン22が形成されるとともに導電性障膜による下部電極が形成され、開口部30および固定電極のアンカー部28 a を通して配線パターン22と固定電極9 a, 9 b, 11 c, 11 d が電気的に接続され、上層側絶縁体薄膜における開口部および架構造体のアンカー部を通して下部電極と架構造体とが電気的に接続されている。



(2)

特期平9-211022

【特許請求の範囲】

【請求項1】 基板と、

単結晶半導体材料よりなり、前記基板の上面において所 定間隔を隔てた位置に配置され、力学量により変位する 作用力を受ける緊頓造体と、

前記基板の上面に固定され、前記架構造体の少なくとも その一部に対向して配置された固定電極とを備えた半導 体力学量センサであって、

前記基板の上面部に、下層例絶縁体準膜と導電性準膜と 上層倒絶縁体準膜との積層体を配置し、前配導電性薄膜 10 により配線または電極を形成し、当該配線または電極 を、前配上層側絶縁体障膜に形成した閉口部を通して前 配基板の上に配置した電気接続部材に対し電気的に接続 したことを特徴とする半導体力学量センサ。

【請求項2】 基板と、

単結晶半導体材料よりなり、前記基板の上面において所 定間隔を隔てた位置に配置され、互いに平行に延びる可 動電極を有する果構造体と、

前配基板の上面に固定され、前配各可動電板の一方の側面にそれぞれ対向して配置された第1の固定電極と、 前配基板の上面に固定され、前配各可動電板の他方の側面にそれぞれ対向して配置された第2の固定電極とを備え、

前配架構造体の可動電極と前配第1の固定電極とにより 第1のコンデンサが形成されるとともに、前配架構造体 の可動電極と前配第2の固定電極とにより第2のコンデ ンサが形成された半導体力学量センサであって、

前記基板の上面部に、下層側絶縁体薄膜と導電性薄膜と 上層側絶縁体薄膜との積層体を配置し、前記導電性薄膜 により前記第1の固定電極の配線パターンと前配第2の 30 固定電極の配線パターンの内の少なくともいずれか一方 の配線パターンを形成し、上層側絶縁体薄膜における開 口部および前配固定電極のアンカー部を通して前配第1 または第2の固定電極用配線パターンと前配第1または 第2の固定電極を電気的に接続したことを特徴とする半 導体力学量センサ。

【請求項3】 基板と、

単結晶半導体材料よりなり、前配基板の上面において所 定間隔を隔てた位置に配置され、互いに平行に延びる可 動電極を有する架構造体と、

前記基板の上面に固定され、前記各可動電極の一方の側面にそれぞれ対向して配置された第1の固定電極と、

前配基板の上面に固定され、前配各可動電極の他方の側面にそれぞれ対向して配置された第2の固定電極と前記 基板の上面部における前配架構造体と対向する領域に形成された静電気力相殺用固定電極とを備え、

前記架構造体の可動電極と前記第1の固定電極との間に ンサ。 形成された第1のコンデンサの容量、および、前記架構 【請求項6】 遺体の可動電極と前記第2の固定電極との間に形成され 膜を用いた請求 た第2のコンデンサの容量に基づいて検記架構造体に作 50 力学量センサ。

用する力学量を検出するとともに、前配架構造体と前配 静電気力相殺用固定電極とを等電位にすることにより前 記契構造体と前記基板との間に生じる静電気力を相殺す るようにした差動容量型半導体力学量センサであって、 前記基板の上面部に、下層側絶縁体薄膜と導電性薄膜と 上層側絶縁体薄膜との積層体を配置し、前記導電性薄膜 により前配第1の固定電極の配線パターンと前配第2の 固定電極の配線パターンの内の少なくともいずれか一方 の配線パターンを形成するとともに導電性薄膜による前 記許電気力相殺用固定電極を形成し、上層側絶縁体薄膜 における関口部および前配第1または第2の固定電極の アンカー部を通して前記第1または第2の固定電極の配 線パターンと前記第1または第2の固定包括を電気的に 接続し、さらに、上層側絶縁体薄膜における関口部およ び緊構造体のアンカー部を通して静電気力相殺用固定電 極と架構造体とを電気的に接続したことを特徴とする半 導体力学量センサ。

【請求項4】 基板と、

単結晶半導体材料よりなり、前配基板の上面において所) 定関隔を隔てた位置に配置され、一側面に第1の可動電 極を有するとともに他側面に第2の可動電極を有する染 構造体と、

前記基板の上面に固定され、前記第1の可動電極に対向 して配置された第1の励疑用固定電極と、

前配基板の上面に固定され、前配第2の可動電極に対向 して配置された第2の励振用固定電極と、

前配基板の上面部において前配架構造体の少なくともその一部と対向する領域に形成された力学量検出用固定電極とを備え、

0 前記架構造体の第1の可動電極と前記第1の励挺用固定 電極との間、および、前記架構造体の第2の可動電極と 前記第2の励扱用固定電極との間に逆相の静電気力を加 えて前記架構造体を独制援動させつつ前記架構造体と前 記力学量検出用固定電極との間に形成されるコンデンサ の容量に基づいて前記架構造体に作用する力学量を検出 するようにした半導体力学量をンサであって、

前配基板の上面部に、下層側絶縁体薄膜と導電性薄膜と 上層側絶縁体薄膜との積層体を配置し、前配導電性薄膜 により前配力学量検出用固定電極および前記力学量検出 用固定電極の配線パターンを形成し、上層側絶縁体薄膜 における開口部から前配配線パターンを通して前配力学 量検出用固定電極を前記基板の上の電気接続部材に対し 電気的に接続したことを特徴とする半導体力学量セン サ

【請求項5】 前記聚構造体は、単結晶シリコンよりな る請求項1~4のいずれか1項に記載の半導体力学量セ ンサ。

【請求項6】 前記導電性薄膜として、ポリシリコン薄膜を用いた請求項1~4のいずれか1項に記載の半導体力学量センサ。

特開平9-211022

ページ:

【請求項7】 前配第1のコンデンサと第2のコンデン サにおいて、力学量の作用による変位に対して、可動電 極が変位しないように第1と第2のコンデンサを形成し ている固定電極の電圧を制御し、その電圧の変化で力学 量を検出するようにした請求項2または3に記載の半導 体力学量センサ。

【請求項8】 第1の半導体基板上に、懐牲層用薄膜お よび第1の絶縁体薄膜を積層する第1工程と、

前記犠牲周用薄膜と第1の絶縁体薄膜との積層体におけ るアンカー部形成領域を関ロする第2工程と、

前配限口部を含む前配第1の絶縁体薄膜上の所定領域に 導賃性薄膜を形成する第3工程と、

前記導電性薄膜の上を含む前記第1の絶縁体薄膜上に第 2の絶縁体薄膜を形成する第4工程と、

前記第2の絶縁体薄膜上に貼合用薄膜を形成するととも に、当該貼合用薄膜の表面の平坦化を行う第5工程と、 前配貼合用薄膜の表面と第2の半導体基板とを貼り合わ せる第6工程と、

前配第1の半導体基板を所望の厚さまで研磨する第7工 程と、

前配第1の半導体基板における不要領域を除去して所望 の形状にする第8工程と、

エッチング液を用いたエッチングにより所定領域の前記 犠牲層用薄膜を除去して前配第1の半導体基板を可動構 造とする第9工程とを備えたことを特徴とした半導体力 学量センサの製造方法。

【晴水項9】 第1の半導体基板における所定領域に構 を形成する第1工程と、

前記簿を含む前記第1の半導体基板上に、犠牲層用薄膜 および第1の絶縁体薄膜を精層する第2工程と、

前記機性層用薄膜と第1の絶縁体薄膜との積層体におけ るアンカー部形成領域を開口する第3工程と、

前記開口部を含む前記第1の絶縁体薄膜上の所定領域に 導電性薄膜を形成する第4工程と、

的記導電性薄膜の上を含む前記第1の絶録体薄膜上に第 2の絶縁体薄膜を形成する第5工程と、

前記第2の絶縁体薄膜上に貼合用薄膜を形成するととも に、当該貼合用薄膜の表面の平坦化を行う第6工程と、 前記貼合用薄膜の表面と第2の半導体基板とを貼り合わ せる第7工程と、

前配第1の半導体基板を所望の厚さまで研磨する第8工 程と、

エッチング液を用いたエッチングにより所定領域の前記 懐性層用薄膜を除去して前配第1の半導体基板を可動構 造とする第9工程とを備えたことを特徴とした半導体力 学量センサの製造方法。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】この発明は、梁構造の可動部

ヨーレート、振動等の力学量を検出するための半導体力 学量センサとその製造方法に関するものである。

[0002]

【従来の技術】一般に、加速度センサ等の力学量センサ の基本原理は、たわみ梁と呼ばれる梁を用いて梁に連結 した質量部 (マス部) に力学量が作用した際の変位また は力を測定することである。

【0003】近年、自動車のサスペンション制御、エア パッグ用等に用いられる加速度センサ等の力学量センサ 10 の小型化、低価格化の要望が高まっている。このため、 特公平6-44008号公報にて、電極を有する契構造 体としてポリシリコンを用いた差動容量式半導体加速度 センサが示されている。この種のセンサを図34、3 5、36を用いて説明する。図34にセンサの平面図を 示すとともに、図35に図34におけるXXXV-XXXX断面 図を、図36に図34におけるXXXVI -XXXVI 断面図を 示す。

【0004】シリコン基板130の上において、アンカ 一部131から架132が延び、この架132にマス1 20 33が支持され、さらに、マス133から可動電極13 4が突設されている。一方、シリコン基板130の上に は1つの可動電極134に対し2つの固定電極135 a、135bが対向するように配置されている。この可 動電極134と固定電極135a, 135bとにより静 電容量を形成し、サーボ動作を行う。アンカー部131 と梁132とマス133と可動電板134とはポリシリ コンで形成されており、又、マス133と可動電極13 4とはシリコン基板130より所定の間隔を隔てて配置 されている。さらに、固定電極135a,135bは境 30 郁のアンカー部136において基板130に固定されて いる。これらは、シリコン基板130上に表面マイクロ マシニング技術を用いて形成したものである。

【0005】検出原理を図35を用いて説明する。可動 電極134は両側の固定電極135aと135bの中心 にあり、可動電極134と固定電極135a, 135b 間の静電容量C1, C2は等しい。又、可動電極134 と固定電極135a, 135b間には電圧V1. V2が 印加されており、加速度が生じていないときにはV1= V2であり、可動館極134は固定電極135aと13 5 b から等しい静電気力で引かれている。ここで、加速 度が基板安面に平行な方向に作用し、可動電極134が 変位すると可動電極134と固定電極135a, 135 bとの間の距離が変わり静電容量C1. C2が等しくな くなる。このときに静電容量が等しくなるように、例え ば可動電極134が固定電極135a側に変位したとす ると、電圧V1が下がり、電圧V2が上がる。これによ り静電気力で固定電極135ト側に可動電極134は引 かれる。可動電極134が中心位置となり静電容量C 1, C2が等しくなれば、加速度と静電気力が等しく釣

を有する半導体力学量センサに保り、例えば、加速度、 50 り合っており、このときの電圧V1、V2から加速度の

(4)

特開平9-211022

大きさを求めることができる。

【0006】製造は、図37、38に示す工程にで行 う。図37に示すように、シリコン基板137上に犠牲 層(シリコン酸化膜)138を堆積するとともに所定領 域に開口部139を設ける。そして、この開口部139 を含む犠牲層138の上にポリシリコン薄膜140を堆 積するとともにポリシリコン薄膜140を所定の形状に パターニングする。さらに、図38に示すように、犠牲 層138をエッチング除去してエアギャップ141を形 成しポリシリコン薄膜140よりなる染構造体とする。 10 形状にする。さらに、図46に示すように、シリコン層 【0007】ここで、特公平6-44008号公報に示 された加速度センサにおいては、この架構造体に用いる 材料として多結晶シリコン薄膜を用いている。しかしな がら、このような多結晶シリコンについては、その機械 的物性値が未知であり、単結晶シリコンに比べ機械的信 傾性に欠けるという問題がある。又、単結晶シリコン基 板上のシリコン酸化膜上に多結晶シリコンを形成する際 に発生する内部応力や応力分布による契構造体の反りの 問題が存在する。これらの問題により梁構造体の作成が った問題が発生している。

【0008】これに対して、SOI (Silicon on I asulator)基板を用いて梁構造体として単結晶シリコン を用い、これにより機械的信頼性を向上させることがで きる。この種のセンサを図39、40、41を用いて説 明する。図39にセンサの平面図を示すとともに、図4 0に図39におけるXXXX-XXXX断面図を、図41に図3 9におけるXXXXI 一XXXXI 断面図を示す。

【0009】この加速度センサは可換性ピーム145に よって固定支持体146に振動質量体147が接合さ れ、振動質量体147が移動することができる。振動質 量体147はリンをドーピングした単結晶シリコンより なる。固定支持体146は基板148の上において電気 的に絶縁された状態で固着されている。 振動質量体14 7は、互いに平行な方向に延びる可動電極149を備え ている。これら部材145, 146, 147, 149に より契構造体150が構成されている。又、可動電極1 49に対向して固定電極151, 152が配置され、可 動電極149と固定電極151、152との間に静電容 48の表面に平行な方向 (図39中のY軸方向) に変位 すると可動電極149が変位し、これにより静電容量が 変化する。

【0010】次に、この加速度センサの製造方法を、図 42~図46を用いて説明する。まず、図42に示すよ うに、基板148上にSIMOX層を形成するために、 酸素イオン(O*またはO2*)を単結晶シリコン基板 148に対し100keV~1000keVで10'~~ 10³dose/cm²注入し、1150℃~1400℃で熱処 00nm程度、設面シリコン層154の厚さが150n m程度のSOI基板が形成される。その後、図43に示 すように、フォトリソグラフィを経てシリコン層154 及びシリコン酸化膜層153の一部をエッチングする。 さらに、図44に示すように、エピタキシャル成長によ り単結晶シリコン層155を1μm~100μm (通常) 10~20µm)を成膜する。次いで、図45に示すよ うに、測定回路との接続のための金属からなる電極15 6を成膜した後、フォトリソグラフィを経て所定の電極 155に対し反応性気相ドライエッチング等を行い固定 電極151,152、可動電極149等を形成する。最 後に、HF等による液相エッチングより酸化膜層153 をエッチング除去して契構造体を可動とする。

[0011]

【発明が解決しようとする課題】しかしながら、SOI 基板を用いて、特公平6-44008号公報に示されて いるセンサのようにサーボ制御を行わせようとすると、 第1の固定電極用通電ラインと第2の固定電極用通電ラ 困難になったりセンサのバネ定数が変化してしまうとい 20 インを交急させるためにシリコン基板に不純物拡散層に よる配線を行うことになる。つまり、図47,48に示 すように、シリコン基板160の上方において平行に延 びる棒状電極部157aを有する櫛歯状の可動部157 を配置するとともに、シリコン基板160上に第1の固 定電極158と第2の固定電極159とを配置し、可動 部157の各棒状電極部157aの一方の倒面に第1の 固定電極158を対向させ、又、各棒状電極部157a の他方の側面に第2の固定電極159を対向させる。さ らに、各固定電極159を基板160の上面にて接続す るとともに(御歯形状の電極とするとともに)、シリコ ン基板160の表層部に形成した不純物拡散層161に て各固定電極158を電気的に接続することになる。 し かし、この場合、不純物拡散層161の形成部において リーク電流が発生して正確なる加速度検出を行うことが 困難となる。特に、高温雰囲気下においてはリーク電流 等の影響を受けやすい。

【0012】又、絶縁体には通常シリコン酸化膜が用い られるが、梁構造体を可動にするための犠牲層エッチン グ工程においてシリコン酸化膜を除去する際に横方向の 量を形成している。そして、前記ビーム145が基板1 40 エッチング量を制御することは困難であり、そのため、 染構造体のピームの長さは犠牲層エッチング時間によっ て異なるため、梁標道体のパネ定数がばらつくことにな る。即ち、犠牲層となるシリコン酸化膜の一部領域をア ンカー部として残す場合において、エッチング液の濃度 や温度を正確に一定に保つことは難しく、また、エッチ ングの終了を正確に時間管理することも難しく、ビーム (梁) を所望の形状に加工することが困難であった。

【0013】そこで、この発明の目的は、基板の上に祭 構造体を形成し、かつ基板側に配線または電極を配置し 理する。これによりシリコン酸化膜層153の厚さが4 50 た半導体力学量センサにおいて、リーク電流を抑制して

特開平9-211022

信頼性の高いものとする。特に、対をなす第1, 第2の 固定電極を複数有し、かつ半導体基板の上に単結晶材料 による保構造体を形成した半導体力学量センサにおい て、リーク電流を抑制して信頼性の高いものにする。 又、この構造の半導体力学量センサにおけるバネ定数の バラツキのないものとすることができるようにする。 [0014]

【課題を解決するための手段】 請求項1に記載の発明 は、基板の上面部に、下層側絶縁体準膜と導電性薄膜と 上層側絶縁体薄膜との積層体を配置し、導電性薄膜によ 10 り配線または電極を形成し、上層側絶縁体薄膜に形成し た関ロ部を通して基板の上に配置した電気接続部材に対 し電気的に接続したことを特徴とする。このように、基 板の上面部に絶縁膜を配置し、その中に薄膜の配線また は電極を埋設して、基板側の配線または電極として埋め 込みの菩膜(例えばポリシリコン層)を用いたSOI基 板(埋め込みSOI基板)としている。この構造を用い ることで、絶縁体分離による配線または電極を形成で き、図48に示す不純物拡散層161を用いた場合(p n接合分離による場合) に比べ、接合リークの低減を図 20 ることができる。特に、高温域における接合リークの低 滅を図ることができる。このようしてリーク電流を抑制 して信頼性向上が図られる。

【0015】請求項2に記載の発明は、基板の上面部 に、下層側絶縁体薄膜と導電性薄膜と上層側絶縁体薄膜 との積層体を配置し、導電性薄膜により第1の固定電極 の配線パターンと第2の間定常板の配線パターンの内の 少なくともいずれか一方の配線パターンを形成し、上層 側絶縁体強阵における開口部および固定電極のアンカー 部を通して第1または第2の固定重極用配線パターンと 30 第1または第2の固定電極を電気的に接続したことを特 徴としている。このように、基板の上面部に絶縁膜を配 置し、その中に薄膜の配線パターンを埋設し、この配線 パターンを用いて第1の固定電極用通電ラインと第2の 固定電極用通電ラインを交差させることができる。

【0016】このように、基板側の配線として埋め込み の薄膜(例えばポリシリコン層)を用いたSOI基板 (埋め込みSOI基板) を用いることで、絶録体分離に よる配線を形成できる。よって、絶縁体準膜で分離され た導電性薄膜を形成でき、これによって、図48に示す 40 不純物拡散層161を用いた場合(pn接合分離による 場合)に比べ、接合リークの低減を図ることができる。 特に、高程域における接合リークの低減を図ることがで きる。このようしてリーク電流を抑制して信頼性向上が 図られる。

【0017】請求項3に配載の発明は、基板の上面部 に、下層側絶縁体薄膜と複貫性薄膜と上層側絶縁体薄膜 との積層体を配置し、導電性薄膜により第1の固定電極 の配線パターンと第2の固定電極の配線パターンの内の

もに導電性薄膜による静電気力相裂用固定電極を形成 し、上層側絶縁体薄膜における開口部および第1または 第2の固定電極のアンカー部を通して第1または第2の 固定電極の配線パターンと第1または第2の固定電極を 電気的に接続し、さらに、上層側絶縁体薄膜における閉 口部および契構造体のアンカー部を通して静電気力相殺 用固定電極と架構造体とを電気的に接続したことを特徴 としている。このように、基板の上面部に絶縁膜を配置 し、その中に薄膜の配線パターンおよび静電気力相殺用 固定電極を埋設し、この配線パターンを用いて第1の周 定電極用通電ラインと第2の固定電極用通電ラインを交 差させることができるとともに、可動部と静電気力相殺 用固定電極とを等電位にして契構造体と基板との間に生 じる静電気力を相殺することができ、桑精造体と基板間 のわずかな電位差による架構造体 (可動部) の基板への 付着を防止することができる。

【0018】このように、基板側の配線または電極とし て埋め込みの薄膜(例えばポリシリコン層)を用いたS OI基板(埋め込みSOI基板)を用いることで、絶縁 体分離による配線または電極を形成できる。

【0019】請求項4に記載の発明は、基板の上面部 に、下層側絶縁体薄膜と導電性薄膜と上層御絶縁体薄膜 との積層体を配置し、導電性薄膜により力学量検出用固 定電極および力学量検出用固定電極の配線パターンを形 成し、上層側絶縁体薄膜における頭口部から配線パター ンを通して力学量検出用固定電極を基板の上の電気接続 部材に対し電気的に接続したことを特徴としている。こ のように、基板の上面部に絶縁膜を配置し、その中に薄 膜の力学量検出用固定電極および力学量検出用固定電極 の配線パターンを埋設することにより、絶縁体分離によ る配線を形成でき、図48に示す不純物拡散層161を 用いた場合(pn接合分離による場合)に比べ、接合リ ークの低減を図ることができる。特に、高温域における 接合リークの低減を図ることができる。

【0020】このように、基板側の力学量検出用固定電 極およびその配線として埋め込みの薄膜(例えばポリシ リコン層)を用いたSOI基板(埋め込みSOI基板) を用いることで、絶縁体分離による電極およびその配線 を形成できる。

【0021】請求項5に配載の発明によれば、架構造体 の材料としてヤング率等の物性値が既知で脆性材料であ る単結晶シリコンを用いるため契構造体の信頼性を高く することができる。

【0022】請求項6記載の発明によれば、導電性薄膜 としてポリシリコン薄膜を用いて絶縁体薄膜で周囲を分 雕することによりpn接合分離の場合のような高温域で のリーク電流等の影響をより小さくすることができる。 【0023】節求項7記蔵の発明によれば、サーボ制御

を用いることにより、力学量の作用による染構造体の変 少なくともいずれか一方の配録パターンを形成するとと 50 位を最小限に抑えることができ、従って、半導体力学量

特別平9-211022

センサの信頼性を高めることができる。

【0024】請求項8,9に記載の発明によれば、請求 項1~4に記載の半導体力学量センサを容易に製造する ことができる。詳しくは、請求項8において、第1工程 により、第1の半導体基板上に、犠牲層用薄膜および第 1の絶縁体薄膜が積層され、第2工程により、犠牲層用 薄膜と第1の絶縁体薄膜との積層体におけるアンカー部 形成領域が開口され、第3工程により、開口部を含む第 1の絶縁体薄膜上の所定領域に導電性薄膜が形成され 1の絶縁体薄膜上に第2の絶縁体薄膜が形成され、第5 工程により、第2の絶縁体薄膜上に貼合用薄膜が形成さ れるとともに、貼合用薄膜の表面の平坦化が行われ、第 6工程により、貼合用薄膜の表面と第2の半導体基板と が貼り合わされ、第7工程により、第1の半導体基板が 所望の厚さまで研磨され、第8工程により、第1の半導 体基板における不要領域を除去して所望の形状にされ

【0025】この第8工程において、ステッパの下部パ ターン分解能を満たす程度に第1の半導体基板が薄いも 20 のであると、第1の半導体基板の下での犠牲雇用奪膜の 開口部の形状を透視することができ、フォトマスク合わ せを正確に行うことができる。

【0026】さらに、第9工程により、エッチング液を 用いたエッチングにより所定領域の犠牲層用薄膜を除去 して第1の半導体基板が可動構造にされる。この第9工 程において、可動部におけるアンカー部は導電性薄膜よ りなり、アンカー部においてエッチングが停止し、パラ ツキが無くなる。即ち、例えば、犠牲層用薄膜としてシ リコン酸化膜を用い、導電性薄膜としてポリシリコン薄 30 膜を用い、HF系エッチング液を用いた場合には、シリ コン酸化膜はHFにて溶けるがポリシリコン落膜は溶け ないので、HF系エッチング液の速度や温度を正確に管 理したりエッチングの終了を正確なる時間管理にて行う 必要はなく製造が容易となる。

【0027】このようにアンカーを形成することができ ることから梁標造体をリリースする際の犠牲層エッチン グ工程で時間閉御による終点制御を行う必要がなくパネ 定数等の制御を容易にすることが可能となる。

【0028】又、請求項9において、第1工程により、 第1の半導体基板における所定領域に構が形成され、第 2工程により、溝を含む第1の半導体基板上に、機性層 用薄膜および第1の絶縁体薄膜が積層され、第3工程に より、犠牲層用薄膜と第1の絶縁体薄膜との積層体にお けるアンカー部形成領域が関口される。そして、第4工 程により、開口部を含む第1の絶縁体薄膜上の所定領域 に導電性薄膜が形成される。

【0029】この第4工程において、ステッパの下部パ ターン分解能を満たす程度に導電性薄膜が薄いものであ

10 形状を透視することができ、フォトマスク合わせを正確 に行うことができる。

【0030】第5工程により、導電性薄膜の上を含む第 1の絶縁体薄膜上に第2の絶縁体薄膜が形成され、第6 工程により、第2の絶縁体薄膜上に貼合用薄膜が形成さ れるとともに、貼合用薄膜の表面の平坦化が行われる。 さらに、第7工程により、貼合用薄膜の表面と第2の半 導体基板とが貼り合わされ、第8工程により、第1の半 導体基板が所望の厚さまで研磨され、第9工程により、 る。そして、第4工程により、導電性薄膜の上を含む第 10 エッチング液を用いたエッチングにより所定領域の犠牲 層用薄膜を除去して第1の半導体基板が可動構造にされ

> 【0031】この第9工程において、可動部におけるア ンカー部は導電性薄膜よりなり、アンカー部においてエ ッチングが停止し、パラツキが無くなる。即ち、例え ば、犠牲層用薄膜としてシリコン酸化膜を用い、導電性 薄膜としてポリシリコン薄膜を用い、HF系エッチング 被を用いた場合には、シリコン酸化膜はHFにて溶ける がポリシリコン薄膜は溶けないので、HF系エッチング 液の濃度や温度を正確に管理したりエッチングの終了を 正確なる時間管理にて行う必要はなく製造が容易とな

【0032】このようにアンカーを形成することができ ることから毀構造体をリリースする際の犠牲層エッチン グ工程で時間制御による終点制御を行う必要がなくバネ 定数等の制御を容易にすることが可能となる。

[0033]

【発明の実施の形態】

(第1の実施の形態)以下、この発明の第1の実施の形 態を図面を用いて説明する。本実施の形態においては、 半導体加速度センサに適用している。より詳しくは、サ 一ポ制御式の差動容量型半導体力学量センサに適用して

【0034】図1は本実施の形態に係る半導体加速度セ ンサの平面図であり、図2は図1におけるII-II断面 図、図3は図1におけるIII ーIII 斯面図、図4は図1 におけるIV-IV断面図、図5は図1におけるV -V 断面 図である。

【0035】図1,図2において、基板1の上面には、 単結晶シリコン(単結晶半導体材料)よりなる梁構造体 2が配置されている。架構造体2は、基板1側から突出 する4つのアンカー部3a, 3b, 3c, 3dにより架 設されており、基板1の上面において所定開照を隔てた 位置に配置されている。アンカー部3a, 3b, 3c. 3 dはポリシリコン薄膜よりなる。アンカー部3 a とア ンカー部3bとの間に染部4が架設されるとともに、ア ンカー部3cとアンカー部3dとの間に染部5が架設さ れている。 梁部4と梁部5との間において長方形状をな す質量部(マス部) 6が架設されている。質量部6には ると、導電性薄膜の下での第1の絶縁体薄膜の閉口部の 50 上下に貫通する透孔6aが設けられ、この透孔8aによ

(7)

り嫌特層エッチングの際のエッチング液が進入し易くな る。さちに、質量部6における一方の側面(図1におい ては左側面) からは4つの可動電極7a, 7b, 7c, 7 dが突出している。この可動電板7a, 7b, 7c, 7 d は棒状をなし、等間隔をおいて平行に延びている。 又、質量部6における他方の側面(図1においては右側 面) からは4つの可動電極8a, 8b, 8c, 8dが突 出している。この可動電極8a,8b.8c,8dは棒 状をなし、等間隔をおいて平行に延びている。ここで、 梁部4, 5、質量部6、可動電板7a~7d, 8a~8 dは機性層酸化膜37の一部をエッチング除去すること により可動となっている。このエッチング領域を図1に おいて21にて示す。

【0036】このように、架構造体2は2つの櫛歯状の 可動電極を有している。前記基板1の上面には4つの第 1の固定電極9a、9b、9c, 9dが固定され、この 固定電極9a~9dは単結晶シリコンよりなる。第1の 固定電極 9 a ~ 9 d は基板 1 側から突出するアンカー部 10a, 10b, 10c. 10dにより支持されてお り、契構造体2の各可動電極(棒状部) 7 a ~ 7 dの一 方の側面に対向して配置されている。又、基板1の上面 には4つの第2の固定電極11a, 11b, 11c, 1 1 dが固定され、この固定電極11a~11dは単結晶 シリコンよりなる。第2の固定電極11a~11dは基 板1側から突出するアンカー部12a, 12b, 12 c, 12dにより支持されており、契構造体2の各可動 電極 (棒状部) 7 a ~ 7 d の他方の側面に対向して配置 されている。

【0037】同様に、基板1の上面には第1の固定電極 13a, 13b, 13c, 13dおよび第2の固定電極 30 15a, 15b, 15c, 15dが固定され、この固定 電極13a~13dおよび15a~15dは単結晶シリ コンよりなる。第1の固定電極138~13 dはアンカ 一部14a,14b,14c,14dにより支持され、 かつ、柴構造体2の各可動電極(棒状部)8a~8dの 一方の側面に対向して配置されている。又、第2の固定 電極15a~15dはアンカー部16a, 16b, 16 c, 16 dにより支持され、かつ、梁構造体2の各可動 電極(棒状部) 8 a ~ 8 d の他方の側面に対向して配置 されている。

【0038】前配基板1は、図2に示すように、シリコ ン基板 (半導体基板) 17の上に、下層側絶縁体薄膜1 8と導電性薄膜19と上層側絶縁体薄膜20とを積層し た構成となっている。つまり、シリコン基板17の上面 部に、下層側絶縁体薄膜18と導電性薄膜19と上層側 絶縁体薄膜20との積層体21を配置した構造となって おり、導電性薄膜19が絶縁体薄膜18,20の内部に 埋め込まれた構成となっている。下層側絶縁体薄膜18 はシリコン酸化膜よりなり、上層側絶縁体薄膜20はシ のである。又、導電性障膜19はリン等の不純物をドー ピングしたポリシリコン薄膜よりなる。

【0039】導電性薄膜19により、図1に示す4つの 配線パターン22, 23, 24, 25が形成されるとと もに、下部電極(静電気力相殺用固定電極) 26 が形成 されている。配線パターン22は第1の固定電極9a. 9 b、9 c、9 dの配線であり、図1に示すように帯状 をなし、かつ、L字状に延設されている。配線パターン 23は第2の固定電極11a, 11b, 11c, 11d 10 の配線パターンであり、図1に示すように帯状をなし、 かつ、L字状に延設されている。同様に、配線パターン 24は第1の固定電振13a, 13b, 13c, 13d の配線であり、配線パターン25は第2の固定電極15 a. 15b, 15c, 15dの配線であり、図1に示す ように帯状をなし、かつ、L字状に延設されている。下 部電極28は基板1の上面部における架構造体2と対向 する領域に形成されている。

【0040】そして、梨構造体2の可助電極(棒状部) 7a~7dと第1の固定電極9a~9dとの間に第1の 20 コンデンサが、又、架構造体2の可動電極(棒状部)? a~7dと第2の固定電板11a~11dとの間に第2 のコンデンサが形成される。同様に、発精造体2の可動 電極 (棒状部) 8 a ~ 8 d と第1の固定電極13 a ~ 1 3 d との関に第1のコンデンサが、又、架構造体2の可 動電極(棒状部)8a~8dと第2の固定電極15a~ 15 dとの間に第2のコンデンサが形成される。

【0041】又、基板1の上面には、単結晶シリコンよ りなる電極取出部27a, 27b, 27c, 27dが形 成され、電極取出部27a, 27b, 27c, 27dは 基板1から突出するアンカー部28a, 28b, 28 c, 28 dにより支持されている。

【0042】図3に示すように、上層側絶縁体薄膜20 には開口部29a, 29b, 29c, 29dおよび30 が形成され、関ロ部29a, 29b, 29c, 29d内 に前述のアンカー部(不純物ドープトポリシリコン) 1 Oa~10dが配置されている。又、開口部30内には アンカー部 (不純物ドープトポリシリコン) 28 a が配 置されている。よって、関口部292~29dおよびア ンカー部 (不純物ドープトポリシリコン) 10a~10 dを通して配線パターン22と第1の固定電極9a~9 dが電気的に接続されるとともに、関口部30およびア ンカ一部(不純物ドープトポリシリコン)28 a を通し て配線パターン22と電極取出部27aが電気的に接続 されている。

【0043】図4に示すように、上層側絶縁体薄膜20 には開口部31a, 31b, 31c, 31d、32が形 成されている。 閉口部318~31d内には前述のアン カー部 (不純物ドープトポリシリコン) 12a~12d が、又、開口部32内に前述のアンカー部28cが配置 リコン窒化膜よりなり、CVD法等により形成されたも 50 されている。よって、関口部31a~31dおよびアン

特開平9-211022

13

カ一部(不純物ドープトポリシリコン)12a~12d を通して配線パターン23と第2の固定電極11a~1 1 dが電気的に接続されるとともに、関口部32および アンカー部 (不純物ドープトポリシリコン) 28cを通 して配線パターン23と電極取出部27cが電気的に接 **続されている。**

【0044】同様に、上層側絶縁体薄膜20における開 口部(図示略)および前配第1の固定電極のアンカー部 148~14 dを通して第1の固定電極の配線パターン 24と第1の固定無極13a~13dが低気的に接続さ 10 れるとともに、アンカー部28bを通して配線パターン 24と電極取出部27bが電気的に接続されている。 又、上層側絶像体薄膜20における関ロ部(図示略)お よび前記第2の固定電極のアンカー部16a~16dを 通して第2の固定電極の配線パターン25と第2の固定 電極15 a~15 dが電気的に接続されるとともに、ア ンカー部28 dを通して配線パターン25 と電極取出部 27 dが電気的に接続されている。

【0045】又、図2に示すように、上層傾絶録体薄膜 20には開口部33が形成され、閉口部33内に前述の 20 アンカー部(不純物ドープトポリシリコン) 3 a ~ 3 d が配置されている。よって、梁標造体のアンカー部3a ~3 dを通して下部電極26と契構造体2とが電気的に 接続されている。

【0046】このように、基板1は、ポリシリコンより なる配線パターン22~25および下部電極26を50 1層の下に埋め込んだ構成となっており、この構造は、 表面マイクロマシニング技術を用いて形成したものであ

【0047】一方、図1、2に示すように、シリコン基 30 板(半導体基板) 17のアンカー部3aの上方にはアル ミ薄膜よりなる電極(ポンディングパッド) 3 4 が設け られている。又、図1、3、4に示すように、電極取出 部27a, 27b, 27c, 27dの上面にはアルミ弾 膜よりなる電板 (ポンディングパッド) 35a, 35 b, 35c, 35dがそれぞれ設けられている。尚、電 極取出部27a~27dの上面には層間絶縁膜38及び シリコン窒化膜36が形成されている。この膜38,3 6は、図1において21以外の領域に形成されている。

【0048】そして、染構造体2の可動電極7a~7d 40 と第1の固定電極9 a ~ 9 d との間に形成された第1の コンデンサの容量(および可動電極8a~8dと第1の 固定電極13a~13dとの間に形成される第1のコン デンサの容量)、および、架構造体2の可動電極7a~ 7dと第2の固定電極11a~11dとの間に形成され た第2のコンデンサの容量(および可動電極8a~8d と第2の固定電極15a~15dとの間に形成される第 2のコンデンサの容量) に基づいて契構造体2に作用す る加速度を検出することができるようになっている。よ

辞電容量を形成し、2つの容量が等しくなるようにサー ボ動作を行う。

【0049】又、柴構造体2と下部電極26とを等載位 にすることにより契携法体2と基板1との間に年じる数 電気力を相殺する。つまり、下部電極26はアンカー部 3 a~3 dを通して梁郎4,5および質量部6と結合さ れているため電気的に等電位であり、緊部4,5および 賀量部 8 が静電気力により基板 1 に付着することが防止 できる。即ち、梁構造体2はシリコン基板17に対して 絶録されているため、架構造体2とシリコン基板17間 のわずかな電位差によっても架構造体2が基板17側に 付着しようとするが、それを防止することができる。

【0050】以上のように絶像体分離された配線パター ン22~25と下部電極26を用いることで、アルミ電 極(ポンディングパッド) 34, 35 a~35 dを基板 表面から取り出すことができ、加速度センサの製造プロ セスを容易にすることが可能となる。

【0051】次に、この加速度センサの検出原理を図1 を用いて説明する。可動電極7a~7d(8a~8d) は両側の固定電極9a~9d(13a~13d)と11 a~11d(15a~15d)の中心に位置し、可動電 極と固定電極間の静電容量C1, C2は等しい。又、可 動電極7a~7d(8a~8d)と固定電極9a~9d (13a~13d) 間には截圧V1が、可動電振7a~ 7d (8a~8d) と固定電極11a~11d (15a ~15d)間には電圧V2が印加されている。そして、 加速度が生じていないときにはV1=V2であり、可動 電極7a~7d (8a~8d) は固定電極9a~9d (13a~13d) 211a~11d (15a~15 d) から等しい静電気力で引かれている。ここで、加速 度が基板表面に平行な方向に作用し、可動電極7a~7 d(8a~8d)が変位すると可動電極と固定電極との 間の距離が変わり静電容量C1, C2が等しくなくな る。このときに静電気力が等しくなるように、例えば可 動電板7a~7d(8a~8d)が固定電板9a~9d (13a~13d) 側に変位したとすると、電圧V1が 下がり、電圧V2が上がる。これにより静電気力で固定 電極11a~11d (15a~15d) 側に可動電極7 a~7d(8a~8d)は引かれる。可動電極7a~7 d (8a~8d) が中心位置に戻り静電容量C1, C2 が等しくなれば、加速度と静電気力が等しく釣り合って おり、このときの電圧V1, V2から加速度の大きさを 求めることができる。

【0052】このように、第1のコンデンサと第2のコ ンデンサにおいて、力学量の作用による変位に対して、 可動電極が変位しないように第1と第2のコンデンサを 形成している固定電極の電圧を制御し、その電圧の変化 で加速度を検出する。

【0053】次に、この加速度センサの製造工程を図6 り詳しくは、可動電極と固定電極とにより2つの差動型 50 ~16を用いて説明する。尚、図6~16は、図1にお

特別平9-211022

1.5

けるA-A断面での製造工程を示す概略断面図である。 まず、図6に示すように、第1の半導体基板としての単 結晶シリコン基板40を用意し、シリコン基板40に犠 性層用薄膜としてのシリコン酸化膜41を熱酸化、CV D法等により成膜する。そして、図7に示すように、シ リコン酸化膜41に対しフォトリソグラフィを経て一部 エッチングして凹部42を形成する。さらに、表面の凹 凸を増大させるためと犠牲層エッチング時のエッチング ストッパとなるシリコン窒化膜 (第1の絶縁体障膜) 4 3を成膜する。その後、シリコン酸化膜41とシリコン **窒化膜43との積層体に対してフォトリソグラフィを経** てドライエッチング等によりアンカー部形成領域に関ロ 部44a, 44b, 44cを形成する。この関口部44 a~44cは、架構造体と基板(下部電極)とを接続す るため、および、固定電極(及び電極取出部)と配線バ ターンとを接続するためのものである。

【0054】引き焼き、図8に示すように、開口部44a~44cを含むシリコン窒化膜48上に導電性薄膜となるポリシリコン薄膜45を成膜し、その後、リン拡散等により不純物を導入し、フォトリングラフィを経てシリコン窒化膜43上の所定領域に配線パターン45aと下部電極45bとアンカー部45cを形成する。さらに、図9に示すように、ポリシリコン薄膜(45)の上を含むシリコン窒化膜43上に第2の絶縁体薄膜としてのシリコン酸化膜46をCVD法等により成膜する。

【0055】さらに、図10に示すように、シリコン酸 化膜46の上に貼合用薄膜としてのポリシリコン薄膜4 7を成膜し、ポリシリコン薄膜47に対し貼り合わせの ために表面を機械的研磨等により平坦化する。

【0056】そして、図11に示すように、シリコン基板40とは別の単結晶シリコン基板(支持基板)48を用意し、ポリシリコン薄膜47の表面と第2の半導体基板としてのシリコン基板48とを貼り合わせる。

【0057】さらに、図12に示すように、シリコン基板40,48を表裏逆にして、シリコン基板40側を機械的研磨等を行い所望の厚さ(例えば1~2μm)まで薄膜化する。その後、シリコン基板40に対しフォトリン技術を用いてトレンチエッチングにより一定の幅で濃を掘り、さらにその後に、架構造体を形成するための機パターン49を形成する。このように、シリコン基板40における不要領域(49)を除去して所望の形状にする。又、ここで、シリコン基板40に対し後に静電容量を検出するための電極とするためにリン拡散等により不純物を導入する。

【0058】この工程(シリコン基板 40における不要 領域を除去して所望の形状にする工程)において、ステッパの下部パターン分解能を摘たす程度にシリコン基板 40が薄い(例えば1~2μm)ものであるので、シリコン基板 40の下でのシリコン酸化膜 41の阴口部(図 スポ7の44a~44c)の形状を透視することができ、フ 50 る。

オトマスク合わせを正確に行うことができる。

【0059】この後、図13に示すように、シリコン酸化膜50をCVD法等により成膜し、ドライエッチング等によりエッチバックを行い基板表面を平坦化する。さらに、図14に示すように、層面絶縁膜51を成膜し、フォトリソグラフィを経てドライエッチング等によりコンタクトホール52を形成する。そして、層面絶縁膜51の上の所定領域にシリコン窒化膜76を形成する。

16

【0060】さらに、図15に示すように、アルミ電極 53を成膜・フォトリングラフィを経て形成し、その 後、パッシベーション膜54を成膜・フォトリングラフィを経て形成する。

【0061】最後に、図16に示すように、HF系のエッチング液によりシリコン酸化膜41、50をエッチング除去し、可動電極部55等を有する架構造体56を可動とする。つまり、エッチング液を用いた機性層エッチングにより所定領域のシリコン酸化膜41を除去してシリコン基板40を可動構造とする。この際、エッチング後の乾燥の過程で可動部が基板に固着するのを防止するため、バラジクロルペンセン等の昇華剤を用いる。

【0062】この工程(エッチング液を用いた機性層エッチングにより所定領域のシリコン酸化膜41を除去してシリコン差板40を可動構造とする工程)において、可動部におけるアンカー部45cは導電性薄膜(ポリシリコン)よりなり、アンカー部45cにおいてエッチングが停止し、バラツキが無くなる。即ち、機性層用薄膜としてシリコン酸化膜を用い、導電性薄膜としてポリシリコン薄膜を用い、HF系エッチング液を用いた本例においては、シリコン酸化膜はHFにて溶けるがポリシリコン薄膜は溶けないので、HF系エッチング液の濃度や温度を正確に管理したりエッチングの終了を正確なる時間管理にて行う必要はなく製造が容易となる。

【0063】即ち、犍牲層エッチングに際しては、図4 2に示すSOI基板を用いた場合においては架の長さが エッチング時間によって変化してしまうが、本実施の形 態ではエッチング時間に関係なくアンカー部までエッチ ングしたところで選択的にエッチングが終了するため、 架の長さは常に一定となる。

【0064】このようにアンカ一部を形成することができることから梁構造体をリリースする際の犠牲層エッチング工程で時間制御による終点制御を行う必要がなくバネ定数等の制御を容易にすることが可能となる。

【0065】又、この犠牲層エッチング工程において、 図7の凹部42により図16に示す突起57が形成され ているので、架構造体がリリースされた後におけるエッ チング液の置換工程において液可動部と基板との間に純 水等のリンス液(置換液)の液滴が歿るがこの液滴の付 着面積を減らして液滴による表面張力を小さくしてリン ス液の蒸発の際に可動部が基板に固着するのが防止され ス (10)

特爾平9-211022

【0066】このようにして、埋め込みSOI基板を用 い、配線パターン45aおよび下部電極45bを絶縁体 分離により形成して、サーボ制御式加速度センサを形成 することができる。

【0067】このように本実施の形態においては、下記 (ロ)~(へ)の特徴を有する。

(イ) 緊構造体2は、基板1の上面において所定間隔を 隔てた位置に配置され、加速度(力学量)により変位す る作用力を受ける。又、固定電極9a~9d、11a~ 11d, 13a~13d, 15a~15dは、基板1の 10 上面に固定され、かつ、架構造体2の一部である可動電 極7a~7d、8a~8dに対向して配置される。この 種のセンサにおいて、基板1の上面部に、図2に示す下 層側絶縁体薄膜18と導電性薄膜19と上層側絶縁体薄 膜20との積層体21を配置し、導電性薄膜19により 配線22~25と電極26を形成し、この配線22~2 5と電極26を、上層側絶縁体薄膜20に形成した開口 部29a~29d, 31a~31d, 30, 32, 33 を通して基板1の上に配置した固定電極9a~9d,1 1a~11d, 13a~13d, 15a~15d, 架構 20 造体2、電極取出部27a~27d (電気接続部材) に 対し電気的に接続した。このように、基板1の上面部に 絶縁膜を配置し、その中に薄膜の配線または電極を埋設 して、基板側の配線または電極として埋め込みの薄膜 (ポリシリコン層) を用いたSOI 基板(埋め込みSO I 基板) としている。この構造を用いることで、絶縁体 分離による配線または電極を形成でき、図48に示す不 純物拡散層161を用いた場合(pn接合分離による場 合) に比べ、接合リークの低減を図ることができる。特 に、高温域における接合リークの低減を図ることができ 30 る.

(ロ) 特に、基板1の上面部に、下層側絶縁体薄膜18 と導電性薄膜19と上層側絶縁体薄膜20との積層体2 1を配置し、導電性薄膜19により第1の固定電極の配 線パターン22、24と第2の固定電極の配線パターン 23.25を形成し、上層側絶録体薄膜20における開 口部29a~29d, 31a~31dおよび固定電極の アンカー部を通して第1,第2の固定電極用配線パター ン22~25と第1, 第2の固定電極9a~9d, 11 a~11d, 13a~13d, 15a~15dを電気的 40 に接続した。このように、基板1の上面部に絶縁膜を配 置し、その中に釋膜の配線パターン22~25を埋設 し、この配線パターン22~25を用いて第1の固定電 極用通電ラインと第2の固定電極用通電ラインを交差さ せることができる。

【0068】このように、基板側の配線として埋め込み の薄膜(ポリシリコン層)を用いたSOI基板(埋め込 みSOI基板) を用いることで、絶縁体分離による配線 を形成できる。よって、絶縁体薄膜で分離された導電性 豫睽を形成でき、図48に示す不純物拡散層161を用 50 【0070】図17~27は本実施の形態に係る半導体

いた場合(pn接合分離による場合)に比べ、接合リー クの低減を図ることができる。特に、高温域における接 合リークの低減を図ることができる。

18

(ハ) さらに、基板1の上面部に、下層側絶縁体薄膜1 8と導電性薄膜19と上層側絶像体薄膜20との積層体 21を配置し、導電性薄膜19により第1の固定電極の 配線パターン22,24と第2の固定電極の配線パタ・ ン23,25を形成するとともに導電性薄膜19による 下部電極(静電気力相殺用固定電極)26を形成し、上 層側絶縁体薄膜20における開口部29a~29d, 3 1 a ~ 3 1 d および第1, 第2の固定電極のアンカー部 10a~10d, 12a~12dを通して第1, 第2の 固定電極の配線パターン22~25と第1。第2の固定 電極9a~9d. 11a~11d. 13a~13d. 1 5 a ~ 1 5 d を電気的に接続し、さらに、上層側絶縁体 薄膜20における関口部33および染構造体のアンカー 部3a~3dを通して下部電極26と契構造体2とを電 気的に接続した。このように、基板1の上面部に絶縁膜 を配置し、その中に薄膜の配線パターン22~25およ び下部電極28を埋散し、この配線パターンを用いて第 1の固定電極用通電ラインと第2の固定電極用通電ライ ンを交差させることができるとともに、柴構造体(可助 部) と下部電極とを等電位にして柴構造体(可動部)と 基板との間に生じる静電気力を相殺することができ、梁 構造体(可動部)と基板間のわずかな電位差による梁構 造体 (可動部) の基板への付着を防止することができ る.

(二) 契集造体2の材料としてヤング緊等の物件値が歴 知で脆性材料である単結晶シリコンを用いているため壁 構造体の信頼性を高くすることができる。

(ホ) 導電性薄膜19としてポリシリコン薄膜を用いて 絶縁体薄膜で周囲を分離することにより、pn接合分離 の場合のような高温域でのリーク電流等の影響をより小 さくすることができる。

(へ) サーボ機構 (サーボ制御) を採用したので、加速 度の作用による架構造体の変位を最小限に抑えることが でき、従って、センサの信仰性を高めることができる。 【0069】本実施の形態の応用例としては、上述した 例では導電性薄膜19により第1の固定電極の配線パタ ーン22,24と第2の固定電極の配線パターン23, 25とを形成したが、いずれか一方のみを導電性薄膜1 9により形成し、他方はアルミ配線にて電気的に接続し たり櫛俊状電極として電気的に接続してもよい。又、上 述した例では固定電板の配線パターンおよび下部電極 を、埋め込み導電性薄膜にて形成したが、下部電極を用 いないセンサに具体化してもよい。

(第2の実施の形態)状に、第2の実施の形態を、第1 の実施の形態との相違点を中心に図面に基づき説明す る..

30

19

加速度センサの製造におけるプロセスフローを示した断 面図である。まず、図17に示すように、第1の半導体 基板としての単結晶シリコン基板60を用意する。そし て、シリコン基板80にトレンチエッチングにより一定 の幅で溝を形成し、その後に架構造体を形成するための 像パターン61を形成する。つまり、シリコン基板60 における所定領域に溝(61)を形成する。ここで、後 に静電容量を検出するための電極とするためにリン拡散 等により不純物を導入する。その後、図18に示すよう に、溝(61)を含むシリコン基板60の上に犠牲層用 薄膜としてのシリコン酸化膜62をCVD法等により成 膜し、さらに、シリコン酸化膜62の表面を平坦化す

【0071】さらに、図19に示すように、シリコン酸 化膜62に対しフォトリソグラフィを経て一部エッチン グレて凹部63を形成する。これは、犠牲層エッチング 工程において契構造体がリリースされた後に表面張力等 で基板に付着するのを防ぐべく付着面積を減らすためで ある。さらに、表面の凹凸を増大させるためと犠牲層エ ッチング時のエッチングストッパとなるシリコン窒化膜 20 (第1の絶縁体薄膜) 64を成膜する。そして、シリコ ン窒化膜64とシリコン酸化膜62との積層体に対しフ ォトリソグラフィを経てドライエッチング等によりアン カー部形成領域に関口部 6 5 a , 6 5 b , 8 5 c を形成 する。この開口部65a~65cは、緊構造体と基板

(下部電極) とを接続するため、および固定電極(及び

電極取出部) と配線パターンとを接続するためのもので

ある.

【0072】引き続き、図20に示すように、開口部6 5a~65cを含むシリコン窓化膜64の上にポリシリ コン薄膜86を成膜し、その後、リン拡散等により不純 物を導入し、さらに、フォトリソグラフィを経て配線パ ターン66aと下部電極66bとアンカー部66cを形 成する。このように、関口部65a~65cを含むシリ コン窒化膜64上の所定領域に導電性薄膜としての不純 物ドープトポリシリコン薄膜(66)を形成する。ポリ

【0073】この工程(開口部を含むシリコン窒化膜6 4上の所定領域に不純物ドープトポリシリコン薄膜66 を形成する工程)において、ステッパの下部パターン分 40 解能を満たす程度にポリシリコン薄膜66が薄い(1~ 2 µ m) ので、ポリシリコン薄膜66の下でのシリコン 窒化膜64の閉口部65a~65dの形状を透視するこ とができ、フォトマスク合わせを正確に行うことができ

シリコン薄膜の膜厚は1~2μm程度である。

【0074】そして、図21に示すように、ポリシリコ ン薄膜(66)の上を含むシリコン窒化膜64の上に第 2の絶縁体薄膜としてのシリコン酸化膜67を成膜す る。さらに、図22に示すように、シリコン酸化膜67

20 し、貼り合わせのためにポリシリコン障膜 6 8 の表面を 機械的研磨等により平坦化する。

【0075】次に、図23に示すように、シリコン基板 60とは別の単結晶シリコン基板(支持基板)69を用 意し、ポリシリコン薄膜68の表面と第2の半導体基板 としてのシリコン基板69とを貼り合わせる。

【0076】さらに、図24に示すように、シリコン基 板60,69を宏裏逆にして、シリコン基板60側を機 被的研磨等を行い薄膜化する。つまり、シリコン基板 6 0を所望の厚さまで研磨する。この際、図17に示した ように、トレンチエッチングにより形成した環深さまで 研磨を行うと、シリコン酸化膜62の層が出現するため 研磨における硬度が変化するため研磨の終点を容易に検 出することができる。

【0077】この後、図25に示すように、層間絶縁膜 70を成蹊し、フォトリソグラフィを経てドライエッチ ング等によりコンタクトホール71を形成する。そし て、層間絶縁膜70の上の所定領域にシリコン窒化膜7 7を形成する。

【0078】さらに、図26に示すように、アルミ電便 72を成膜・フォトリソグラフィを経て形成し、その 後、パッシペーション膜73を成膜・フォトリソグラフ ィを経て形成する。

【0079】最後に、図27に示すように、HF系のエ ッチング波によりシリコン酸化膜62をエッチング除去 し、可動電極74を有する架構造体75を可動とする。 つまり、エッチング液を用いた犠牲層エッチングにより 所定領域のシリコン酸化膜62を除去してシリコン基板 60を可動構造とする。この際、エッチング後の乾燥の 過程で可動部が基板に固着するのを防止するため、バラ ジクロルペンゼン等の昇華剤を用いる。・

【0080】この工程(エッチング液を用いた犠牲層エ ッチングにより所定領域のシリコン酸化膜62を除去し てシリコン基板60を可動構造とする工程)において、 可動部におけるアンカー部66cは導電性薄膜よりな り、アンカー部66cにおいてエッチングが停止し、バ ラツキが無くなる。即ち、犠牲層用薄膜としてシリコン 酸化膜を用い、導電性薄膜としてポリシリコン薄膜を用 いた本例において、HF系エッチング液を用いた場合に は、シリコン酸化膜はHFにて溶けるがポリシリコン薄 膜は溶けないので、HF系エッチング液の濃度や温度を 正確に管理したりエッチングの終了を正確なる時間管理 にて行う必要はなく製造が容易となる。

【0081】このようにアンカーを形成することができ ることから必換告体をリリースする際の機件選エッチン グ工程で時間側側による終点制御を行う必要がなくパネ 定数等の制御を容易にすることが可能となる。

【0082】このようにして、埋め込みSO1基板を用 い、配線パターンおよび下部電極を絶縁体分離により形 の上に貼合用薄膜としてのポリシリコン薄膜68を成膜 50 成して、サーボ制御式加速度センサを形成することがで

きる。

(第3の実施の形態)次に、第3の実施の形態を、第1 の実施の形態との相違点を中心に説明する。

【0083】図28には、本実施の形態における半導体 加速度の平面図を示す。 図1に示した第1の実施の形態 においては、質量部6は、アンカー部3a~3dに対し て直線的に延びる梁4、5で支持されるような構造とな っているが、本実施の形態においては、図28で示すよ うな折れ曲がった梁構造としている。

【0084】こうすることで、膜に圧縮応力が残留した 10 場合において、架構造体2に用いている膜の残留応力の 影響で染が座屈することを回避できる。又、膜に引張応 力が残留した場合において、梁のバネ定数が設計値とず れてしまうことを回避できる。その結果、設計値通りの センサを形成することができる。

(第4の実施の形態)次に、第4の実施の形態を図面に 基づき脱明する。

【0085】本実施の形態においては、励振式のヨーレ ートセンサに適用しており、より詳しくは梁構造体(可 相にて励振させ、差動検出を行うものである。

【0086】図29は本実施の形態に係るヨーレートセ ンサの平面図であり、図30は図29におけるXXX -XX I 断面図であり、図31は図29におけるXXXI-XXXI断 面図であり、図32は図29におけるXXXII -XXXII 断 面図である。

【0087】図30において、基板80の上面には、単 結晶シリコン (単結晶半導体材料) よりなる架構造体8 1および梁橋造体82 (図29参照) が隣接して配置さ つのアンカー部83a, 83b, 83c, 83dにより 架設されており、基板80の上面において所定間隔を隔 てた位置に配置されている。アンカー部83a~83d はポリシリコン薄膜よりなる。アンカー部83aとアン カー部83cとの間に梁部84が架設されるとともに、 アンカー部83bとアンカー部83dとの間に奨部85 が架設されている。梁部84と梁部85との間において 長方形状をなす質量部 (マス部) 86 が架設されてい る。質量部86には上下に黄通する透孔86aが設けら 29においては左側面)からは多数の励振用可動電極8 7が突出している。この各可動電極87は棒状をなし、 等間隔をおいて平行に延びている。又、質量部86にお ける他方の側面 (図29においては右側面) からは多数 の励振用可動電極8 B が突出している。この各可動電極 88は棒状をなし、等間隔をおいて平行に延びている。 ここで、梁部84,85、質量部86、可動電極87, 88は犠牲層酸化膜89の一部をエッチング除去するこ とにより可動となっている。このエッチング領域を図2 9において22にて示す。

22

【0088】このように、架構造体81は、2つの協歯 状の可動電極、即ち、第1の可動電極としての可動電極 87と第2の可動電極としての可動電極88とを有して

【0089】この架構造体81と同様の構成が、架構造 体82にも採用されており、同一の符号を付すことによ りその説明は省略する。前記基板80の上面には、励振 用固定電極としての櫛歯電極90,91,92が配置さ れている。 櫛歯電極90は片側に伸状電極部90aを有 し、協歯電極91は両側に棒状電極部91a, 91bを 有し、櫛歯配極92は片側に棒状電極部92aを有す る。この各櫛歯電極90,91,92は単結晶シリコン よりなる。各節歯電極90,91,92は基板80側か ら突出するアンカー部93,94,95により支持・固 定されている。樹歯離極90の棒状電極部90gは、梁 構造体81の各可動電極(棒状部)87の間に対向・配 置されている。櫛歯靴極91の棒状電極部91aは、梁 構造体81の各可動電極(棒状部)88の間に対向・配 **置されている。櫛歯電極91の棒状電極部91bは、梁** 動構造体)を2つ偏え、両架構造体(可動構造体)を逆 20 構造体82の各可動電極(棒状部)87の関に対向・配 置されている。櫛歯電極92の棒状電極部92aは、梁 構造体82の各可動電極(棒状部)88の間に対向・配 昏されている。

【0090】本実施の形態では、櫛歯電極90が第1の 励振用固定電極を構成し、櫛歯電極91が第2の励振用 固定電極を構成している。又、図29に示すように、基 板80の上面部において空機造体B1の一部(主に質量 部86)と対向する領域には、力学量検出用固定電極と しての下部電極 (ヨーレート検出用固定電極) 101が れている。梁榜造体81は、基板80側から突出する4 30 配置されている。同様に、基板80の上面部において架 構造体82の一部(主に質量部88)と対向する領域に は、力学量検出用固定電極としての下部電極(ヨーレー ト検出用固定電極) 102が配置されている。染構造体 81と下部電極101との間に第1のコンデンサが、 又、梁構造体82と下部電板102との間に第2のコン デンサが形成される。

【0091】そして、梁標造体81の可動電極87と櫛 歯電極90との間、および、梁構造体81の可動電極8 8と櫛歯電極91との間に逆相の静電気力を加えること れている。さらに、質量部86における一方の側面(図 40 により染構造体81を強制振動(励振)させることがで きる。又、梁棉造体82の可動電極87と櫛歯電極91 との間、および、梁構造体82の可動電極88と櫛歯電 極92との間に逆相の静電気力を加えることにより架構 造体82を強制振動(励振)させることができる。さら に、この励振中において、梁構造体81,82と下部電 極101,102との間に形成されるコンデンサの容量 (静電容量Co) に基づいて緊構造体81,82に作用 するヨーレートを検出することができるようになってい **5.**

50 【0092】前記基板80は、図31に示すように、シ

23

リコン基板 (半導体基板) 96の上に、下層側絶縁体薄 膜97と導電性薄膜98と上層側絶縁体薄膜99とを積 層した構成となっている。つまり、シリコン基板96の 上面部に、下層側絶縁体薄膜97と導電性薄膜98と上 層側絶縁体薄膜99との積層体100を配置した構造と なっており、導電性薄膜98が絶縁体薄膜97、99の 内部に埋め込まれた構成となっている。下層側絶録体薄 膜97はシリコン酸化膜よりなり、上層側絶縁体薄膜9 9はシリコン窒化膜よりなり、CVD法等により形成さ れたものである。又、導電性薄膜98は不純物ドープト 10 ポリシリコン薄膜よりなる。

【0093】導電性薄膜98により、図29に示す下部 電極(ヨーレート検出用固定電極)101,102およ び配線パターン103, 104が形成されている。又、 図29、31に示すように、基板80の上面には、単結 晶シリコンよりなる電極取出部105, 106が形成さ れ、電極取出部105,106は基板80から突出する アンカー部107,108により支持されている。本実 施の形態では電極取出部105,106にて電気接続部 材が構成されている。

【0094】図31に示すように、上層側絶縁体薄膜9 9には関ロ部109が形成され、関口部109内に前述 のアンカー部(不純物ドープトポリシリコン)107が 配置されている。よって、開口部109およびアンカー 部 (不純物ドープトポリシリコン) 107を通して下部 電極101が配線パターン103を介して電極取出部1 05と電気的に接続されている。同様の構成が電極取出 部106においても採用されており、アンカー部(不純 物ドープトポリシリコン) 108を通して下部電極10 2が配線パターン104を介して電極取出部106と電 30 気的に接続されている。

【0095】尚、図29に示すように、櫛歯電極90, 91,92のアンカー部93,94,95および架構造 体81,82のアンカー部83a,83b,83c,8 3 dにおいても、導電性薄膜98よりなる埋込部110 が形成されている。

【0096】このように、基板80は、ポリシリコンよ りなる下部電極101,102およびを配線パターン1 03,104をSOI層の下に埋め込んだ構成となって おり、この構造は、表面マイクロマシニング技術を用い 40 て形成したものである。

【0097】一方、図32に示すように、櫛歯電極9 0, 91, 92の上面にはアルミ薄膜よりなる電極(ボ ンディングパッド) 111, 112, 113が設けられ ている。又、架構造体81、82のアンカー部83aの 上面にはアルミ薄膜よりなる電極(ポンディングパッ ド) 114, 115が設けられている。又、図31に示 すように、電極取出部105,106の上面にはアルミ 薄膜よりなる電極(ポンディングパッド)116がそれ ぞれ設けられている。尚、電極取出部105、106の 50 Q ∞ 2 A C

24 上には層間絶縁膜118及びシリコン窒化膜117が形 成されている。

【0098】以上のように絶縁体分離された下部電極1 01,102と配線パターン103,104とを用いる ことで、アルミ電極(ボンディングパッド)116を基 板表面から取り出すことができる。

【0099】次に、このヨーレートセンサの検出原理を 図32を用いて説明する。櫛歯電極 (励振用固定電極) 90, 91, 92と励振用可動電極87, 88との間に 電圧を印加する。これにより、染構造体81、82の質 量部86を基板の表面に平行な方向(図29中、Y方 向) に振動させる。このとき、基板の表面に平行な方向 で、かつ、振動方向 (Y方向) に垂直な方向にヨー口が 発生すると、契構造体81,82の質量部86に対し基 板の表面に垂直な方向のコリオリカが生じる(図29参 照)。コリオリカによって架構造体81,82の質量部 8 6 が変位したのを静電容量Co の変化として検出す

【0100】ここで、コリオリカfc は梁橋造体81, 82の質量部86の質量m、振動の速度V、ヨーロに依 存し、以下の式で安される。

 $f c = 2 m V \Omega \cdot \cdot \cdot (1)$

基板表面に平行な方向の振動において梁構造体81.8 2の質量部86の速度は固定烙倒では「0」、中心で最 大となることから、コリオリ力も同様となり図33に示 すように、基板の表面に垂直な方向の変位も固定端側で は「0」、中心で最大となって製構造体81、82の質 量部86は楕円を描く。ここで、梁構造体81,82の 質量部86 (即ち、2つの質量部86) は振動の位相を 180度ずらすことにより、変位方向が逆となり差動検 出が可能となる。梁構造体81,82の質量部86が単 独であると(差動励振を行わないと)コリオリカと振動 その他による加速度が分離できないが、差動検出を行う ことで加速度によるノイズ成分をキャンセルできる。一 般にコリオリカは微小であるため共振の効果を利用す る。具体的には(1)式に示した速度Vを大きくするた めに梁構造体81,82の質量部86の励振 (基板の表 面に平行な方向)を共振周波数とし振幅を大きくする。 ここで、コリオリカは振動と同周期で発生するので検出 (基板の表面に垂直な) 方向も励擾と等しい共振周波数 とすれば、コリオリカによる変位も増大させることがで

【0101】ここで、コリオリカによるギャップ変化に よりそれぞれの静電容量が図33のように、一方が「C o + Δ C」、他方が「Co - Δ C」になったとすると、 コリオリカによるギャップ変化が初期値に比べ十分小さ ければ、差動検出によりコリオリカfcは、

fc ∝2 ∆ C

となり、ヨーロは、

として、2つの静電容量の変化分から、ヨーを検出する ことができる。

【0102】このヨーレートセンサの製造方法は、第 1、2の実施の形態と同様の方法で作成することができ る。このように、本実施の形態は、下配の特徴を有す る.

【0103】基板80の上面部に、下層側絶縁体薄膜9 7と導電性薄膜98と上層側絶縁体薄膜99との積層体 100を配置し、導電性薄膜98により下部電極(力学 量検出用固定電極) 101 (102) および下部電極の 10 配線パターン103(104)を形成し、上層側絶縁体 薄膜99における関口部109から配線パターン103 (104) を通して下部電極101(102) を基板8 0の上の電極取出部(電気接続部材)105 (106) に対し電気的に接続した。このように、基板80の上面 部に絶縁膜を配置し、その中に薄膜の下部電極(力学量 検出用固定電極)および配線パターンを埋設することに より、絶談体分離による配線または電極を形成でき、図 48に示す不純物拡散層161を用いた場合(pn接合 分離による場合)に比べ、接合リークの低減を図ること 20 ができる。特に、高温城における接合リークの低減を図 ることができる。

【0104】このように、基板側の下部電極101,1 0 2 およびその配線として埋め込みの薄膜(ポリシリコ ン層)を用いたSOI基板(埋め込みSOI基板)を用 いることで、絶縁体分離による電極およびその配線を形 成できる。

【0105】この発明は上記各実施の形態に限定される ものではなく、例えば、上配実施例では、静健サーボ方 して電圧を印加して変位しないような静電気力を印加す ることによって検出したが)、変位を直接容量変化とし て検出するセンサに具体化してもよい。

【0106】又、加速度、ヨーレートの他にも、振励等 の力学量を検出する半導体力学量センサに具体化でき **5.**

【図面の簡単な説明】

【図1】 第1の実施の形態の加速度センサを示す平面 Ø.

【図2】 図1のIIーII断面図。

【図3】 図1のIII -III 断面図。

図1のIV-IV断面図。 【図4】

【図5】 図1のY-V断面図。

【図6】 第1の実施の形態の加速度センサの製造方法 を示す断面図。

【図7】 第1の実施の形態の加速度センサの製造方法 を示す断面図。

【図8】 第1の実施の形態の加速度センサの製造方法 を示す断面図。

【図9】 第1の実施の形態の加速度センサの製造方法 50 【図36】 図34のXXXVI - XXXVI 断面図。

を示す断面図。

【図10】 第1の実施の形態の加速度センサの製造方 法を示す断面図。

26

【図11】 第1の実施の形態の加速度センサの製造方 法を示す断面図。

【図12】 第1の実施の形態の加速度センサの製造方 法を示す断面図。

【図13】 第1の実施の形態の加速度センサの製造方 法を示す断面図。

【図14】 第1の実施の形態の加速度センサの製造方 法を示す断面図。

【図15】 第1の実施の形態の加速度センサの製造方 法を示す断面図。

【図16】 第1の実施の形態の加速度センサの製造方 法を示す断面図。

【図17】 第2の実施の形態の加速度センサの製造方 法を示す断面図。

【図18】 第2の実施の形態の加速度センサの製造方 法を示す断面図。

【図19】 第2の実施の形態の加速度センサの製造方 法を示す断面図。

【図20】 第2の実施の形態の加速度センサの製造方 法を示す断面図。

【図21】 第2の実施の形態の加速度センサの製造方 法を示す断面図。

【図22】 第2の実施の形態の加速度センサの製造方 法を示す断面図。

【図23】 第2の実施の形態の加速度センサの製造方 法を示す断面図。

式を用いて加速度を検出したが(加速度による変位に対 30 【図24】 第2の実施の形態の加速度センサの製造方 法を示す断面図。

> 【図25】 第2の実施の形態の加速度センサの製造方 法を示す断面図。

> 【図26】 第2の実施の形態の加速度センサの製造方 法を示す断面図。

> 【図27】 第2の実施の形態の加速度センサの製造方 法を示す断面図。

【図28】 第3の実施の形態の加速度センサの平面 図.

40 【図29】 第4の実施の形態のヨーレートセンサの平 面図。

【図30】 図29のXXX -XXX 断面図。

【図31】 図29のXXXI-XXXI断面図。

【図32】 図29のXXXII -XXXII 斯面図(Ω≃0の 場合)。

【図33】 第4の実施の形態のヨーレートセンサの作 用を説明するための断面図(Ω≠0の場合)。

【図34】 従来の加速度センサを示す平面図。

【図35】 図34のXXXV-XXXV断面図。

(15)

特開平9-211022

2

【図37】 従来の加速度センサの製造方法を示す断面図。

【図38】 従来の加速度センサの製造方法を示す断面 図。

【図39】 従来の加速度センサを示す平面図。

【図40】 図39のXXXX-XXXX財面図。

【図41】 図39のXXXXI -XXXXI 断面図。

【図42】 従来の加速度センサの製造方法を示す断面 図。

【図43】 従来の加速度センサの製造方法を示す断面 10 図。

【図44】 従来の加速度センサの製造方法を示す断面図。

【図45】 従来の加速度センサの製造方法を示す断面 図。

【図46】 従来の加速度センサの製造方法を示す断面 図。

【図47】 加速度センサの平面図。

【図48】 図47のXXXXVIII-XXXXVIII斯面図。 【符号の説明】


1 … 基板、2 … 電気接統部材としての架構造体、7 a, 7 b, 7 c, 7 d…可動電極、8 a, 8 b, 8 c, 8 d …可動電極、9 a, 9 b, 9 c, 9 d…第1の固定電極、10 a, 10 b, 10 c, 10 d…アンカー部、1 1 a, 11 b, 11 c, 11 d…第2の固定電極、12 a, 12 b, 12 c, 12 d…アンカー部、13 a, 1 3 b, 13 c, 13 d…第1の固定電極、14 a, 14 b, 14 c, 14 d…アンカー部、15 a, 15 b, 1 5 c, 15 d…第2の固定電極、16 a, 16 b, 16 c, 16 d…アンカー部、17 …半導体基板としてのシリコン基板、18 …下層側絶縁体薄膜、19 …導電性棒

膜、20…上層側絶縁体薄膜、21…積層体、22,23,24,25…配線パターン、26…静電気力相段用固定電極としての下部電極、27a,27b,27c,27d…電気接続部材としての電極取出部、29a,29b,29c,29d…関口部、31a,31b,31c,31d…開口部、32…開口部、33…開口部、40…第1の半導体基板としての単結晶シリコン基板、41…機性層用薄膜としてのシリコン酸化膜、43…第1の絶縁体薄膜としてのシリコン弦化膜、44a,44b,44c,44d…関口部、45…導電性薄膜として

のポリシリコン薄膜、48…第2の絶縁体薄膜としてのシリコン酸化膜、46…貼合用薄膜としてのポリシリコン薄膜、48…第2の半導体基板としての単結晶シリコン基板、49…構パターン(溝)、60…第1の半導体基板としてのシリコン基板、61…環パターン(溝)、62…犠牲層用薄膜としてのシリコン酸化膜、64…第1の絶縁体薄膜としてのシリコン変化膜、65a、65b、65c…開口部、66…導電性薄膜としてのポリシリコン薄膜、67…第2の絶縁体薄膜としてのポリシリコン薄膜、68…貼合用薄膜としてのポリシリコン薄膜、68…貼合用薄膜としてのポリシリコン薄膜、

69…第2の半導体基板としての単結晶シリコン基板、 80…基板、81…架構造体、82…架構造体、87… 第1の可動電極としての励援用可動電極、88…第2の 可動電極としての励援用可動電極、9.0…第1の励援用 固定電極としての櫛歯電極、91…第2の励振用固定電 極としての櫛歯電極、97…下層側絶縁体薄膜、98… 導電性薄膜、99…上層側絶縁体薄膜、100…積層 体、101…下部電極、102…下部電極、103…配 線パータン、104…配線パータン、105…電気接続 30 部材としての電極取出部、106…電気接続部材として の電極取出部、109…開口部。


[図1]



(16)

特開平9-211022







[図3]

36 35a 9a 11a 11b c 11c 9d 11d 5 38 27a 10a 10a 10 10 10 10d 1 30 22 29a 29b 29c 29d


[図4]




[図5]




[図6]




[図7]







[図9]




【図10】



【図17】




[2318]




(17)

特開平8-211022







[图12]




【図13】




【図14】




[図15]




[図16]




[図19]



【図20】





[図21]



(18)

特開平9-211022






(19)


特関平9-211022

【凤29】




【図30】


[図32]




【図31】




[図33]





[図34]


[35]




(20)

特期平9-211022


[図36]




【図37】




[図38]




【図39】




【图48】




[図40]



【図41】





This Page is Inserted by IFW Indexing and Scanning Operations and is not part of the Official Record

BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images include but are not limited to the items checked:
D BLACK BORDERS
☐ IMAGE CUT OFF AT TOP, BOTTOM OR SIDES
☐ FADED TEXT OR DRAWING
BLURRED OR ILLEGIBLE TEXT OR DRAWING
SKEWED/SLANTED IMAGES
☐ COLOR OR BLACK AND WHITE PHOTOGRAPHS
☐ GRAY SCALE DOCUMENTS
☐ LINES OR MARKS ON ORIGINAL DOCUMENT
☐ REFERENCE(S) OR EXHIBIT(S) SUBMITTED ARE POOR QUALITY
OTHER:

IMAGES ARE BEST AVAILABLE COPY.

As rescanning these documents will not correct the image problems checked, please do not report these problems to the IFW Image Problem Mailbox.